含PLL的lock信号的异步复位同步释放

下图展示了该结构： 结构分为三部分，分别是PLL的异步复位同步释放，PLL模块，和系统的异步复位同步释放。          PLL模块由IP核产生，使用异步复位，当锁定时候，Locked信号置位。          异步复位同步释放部分当iRstN信号低电平，所有D触发器输出0，产生复位信号；iRstN信号置位，四个D触发器都有可能存在亚稳态，使得输出电平可能为原先电平或者为D端的输入电平。Re

>>阅读原文<<