verilog实现乘法器

 verilog实现乘法器 以下介绍两种实现乘法器的方法：串行乘法器和流水线乘法器。 1）串行乘法器 两个N位二进制数x、y的乘积用简单的方法计算就是利用移位操作来实现。 其框图如下： 其状态图如下： 其实现的代码如下： module multi_CX(clk, x, y, result); 02       03     input clk; 04     input [7:0] x, y;

>>阅读原文<<