【Verilog】组合逻辑写法

 

下面是四选一多路选择器。有两类input信号，输入信号 in[3:0] ，选择信号 s[1:0]。

s选定后，in更新，out跟着更新，因此in必须写入敏感列表。