VERILOG | 组合逻辑的Glitch与时序逻辑的亚稳态

https://www.cnblogs.com/-9-8/p/5409862.html 竞争(Race)：一个门的输入有两个及以上的变量发生变化时，由于各个输入的组合路径的延时不同，使得在门级输入的状态改变非同时。 冒险或险象(Hazard)：竞争的结果，如毛刺Glitch。 相邻信号间的串扰也可能产生毛刺Glitch。 组合逻辑的冒险是过渡性的，它不会使得稳态值偏离正常值。根据严格的metal

>>阅读原文<<