Xilinx PCIe Gen3.0 For Uscale Plus之(一）数据组织形式

Xilinx PCIe 3.0随笔 AXI4-Stream接口说明 数据对齐选项 1）512位接口 AXI4-Stream接口说明           Xilinx PCIe3.0接口被组织为四个独立的AXIS的接口，通过这些接口可以在PCIe链路和用户应用程序之间传输数据： PCIe Completer Request（CQ）接口，来自链路的请求通过该接口传递到用户应用程序。 PCIe Comp

>>阅读原文<<