LTE系统调试记录9：FPGA发送端2个fir滤波器输入输出波形
发送端FPGA版本：aif_test_nomal_2ant_IF_30M72_ul_fir_old_rx_increase3db 1.fir_inter_anto 输入IN1和输出OUT1的周期相同，OUT1 = 1/2 * IN1，OUT1比IN1光滑 2.fir_inter1_anto 输入IN2和输出OUT2的周期相同，OUT1 = 1/4 * IN1，OUT2比IN2光滑 3.总图 IN2
相关文章
- 1. FIR滤波FPGA
- 2. 【 FPGA 】FIR 滤波器之内插 FIR 滤波器（Interpolated FIR Filter）
- 3. SP3232EEN输入输出波形
- 4. FIR数字滤波器的FPGA实现(二)-串行FIR滤波器设计(2)
- 5. 【 FPGA 】FIR 滤波器之Single-rate FIR滤波器的系数数据（Filter Coefficient Data）
- 6. FIR 滤波器之内插 FIR 滤波器（Interpolated FIR Filter）
- 7. FPGA数字信号处理（2）-FIR滤波器及AM解调
- 8. FIR数字滤波器的FPGA实现(一)-FIR滤波器基本原理
- 9. FIR滤波器的FPGA实现
- 10. 【 FPGA 】FIR 滤波器的架构
- 更多相关文章...
- • C# 文件的输入与输出 - C#教程
- • XSL-FO 输出 - XSL-FO 教程
- • Docker容器实战(七) - 容器眼光下的文件系统
- • Flink 数据传输及反压详解
相关标签/搜索
每日一句
-
每一个你不满意的现在，都有一个你没有努力的曾经。
最新文章
欢迎关注本站公众号,获取更多信息
相关文章
- 1. FIR滤波FPGA
- 2. 【 FPGA 】FIR 滤波器之内插 FIR 滤波器（Interpolated FIR Filter）
- 3. SP3232EEN输入输出波形
- 4. FIR数字滤波器的FPGA实现(二)-串行FIR滤波器设计(2)
- 5. 【 FPGA 】FIR 滤波器之Single-rate FIR滤波器的系数数据（Filter Coefficient Data）
- 6. FIR 滤波器之内插 FIR 滤波器（Interpolated FIR Filter）
- 7. FPGA数字信号处理（2）-FIR滤波器及AM解调
- 8. FIR数字滤波器的FPGA实现(一)-FIR滤波器基本原理
- 9. FIR滤波器的FPGA实现
- 10. 【 FPGA 】FIR 滤波器的架构