夏宇闻Verilog学习笔记1

记住该图的层级。 硬件描述语言(HDL)是一种用形式化方法来描述数字电路和设计数字逻辑系统的语言。它可以使数字逻辑电路设计者利用这种语言来描述自己的设计思想，然后利用电子设计自动化(在下面简称为EDA)工具进行仿 真，再自动综合到门级电路，再用ASIC或FPGA实现其功能。 集成电路中的TOP_DOWN设计思想。 一个完整的硬件设计任务首先由总设计师划分为若干个可操作的模块，编制出相应的模型（行为

>>阅读原文<<