《Verilog数字系统设计教程》夏宇闻 第四版思考题答案

第10章 如何编写和验证简单的纯组合逻辑模块 1.写出8位加法器和8位乘法器的逻辑表达式，比较用超前进位逻辑和不用超前进位逻辑的延迟。 答： 用超前进位逻辑可以减少由于逐位进位信号的传递所造成的延时。 2.为什么用算术操作符表示的加法器和乘法器能通过综合器转变为成逻辑电路？除了用算术操作符的表达式实现加法器和乘法器外，是否可以直接引用可配置的参数化实例来实现算术操作电路？ 答：因为库中已经存在着可

>>阅读原文<<