SettingTime分析和快速估算

        这几天在做PLL时，无意间遇到这样一个问题，在自动校准电路里面，需要VC的切换，由于锁定时间对于PLL来说比较重要，如何通过VC部分连接的电容和电阻，不通过仿真，能够快速的估算出建立时间呢，或者给出一个建立时间计算所需要的电阻值呢？利用Laplace变换解决了这个问题，通过matlab和Candence验证，该计算值和仿真值相差较小

>>阅读原文<<