FPGA 考试题目

1、读程题.如下是一段4位计数器的yerilog程序,试填空使程序完整.(10分)web module count4(out,reset,clk); output[3:0]out; input reset,clk; reg [3:0]out; always@(posedgeclk) begin if(reset) out=4'b0000:/复位 else out= ou

>>阅读原文<<