altera FPGA 上 DDR3 管脚如何分配

1 确定占用的 bank 在 pin_planer 界面，首先右键打开 show_banks，确定好 DDR3 要占用的 banks，使用1.5v供电，记住 bank位置 每组 DDR3 只能使用同一个 column，即bank号里的 数字 必须相同 所有pin尽量在1个bank上，以减少爬坡时间提高频率，但是每个bank只能支持 1组 lanes+ 控制管脚（或者 四组 lanes，没有控制管脚

>>阅读原文<<