SPI通信实验---verilog(FPGA作为从机，使用可读可写)

文章原地址： http://www.cnblogs.com/fhyfhy/p/4429302.html   SPI通信实验---verilog(FPGA作为从机，使用可读可写)    本实验讲究实用性，故设计思想为：主机先向从机发送地址，若是向从机写入数据，则向从机发送数据，若是读取从机数据，则向从机发送时钟，然后在时钟下降沿读取数据即可。cs信号上升沿作为SPI通信的结束信号。rom程序只是做测

>>阅读原文<<