RTL代码之面积与功耗

时间 2021-01-13

标签数字芯片繁體版

原文原文链接

一、面积在RTL编码中减少设计面积：（1）估计设计使用资源的数量（2）知道哪部分占用了较大面积。 1、资源：+、-、x、÷、<、> 都会产生比较大的面积。+：对应一个64位加法器。触发器、加法器、乘法器的使用注意，触发器数量由功能决定，很难减少，由组合逻辑决定，对应的RTL代码是各种操作符。 2、多比特会成倍使用资源，在对信号操作前是否能只对需要的部分比特操作。例如 if（A<32）可以

>>阅读原文<<

1. RTL代码降低功耗的技巧
2. RTL级低功耗设计
3. 低功耗设计方法（3）—————RTL级低功耗设计
4. （四）RTL级低功耗设计
5. FPGA之速度、面积、功耗结构设计
6. Verilog RTL 代码设计
7. 数字SOC设计之低功耗设计入门（五）——RTL级低功耗设计（续）
8. 数字SOC设计之低功耗设计入门（四）——RTL级低功耗设计
9. STM8L之低功耗
10. Verilog RTL 代码设计新手上路
更多相关文章...
• Markdown 代码 - Markdown 教程
• Eclipse 代码模板 - Eclipse 教程
• IntelliJ IDEA代码格式化设置
• IntelliJ IDEA安装代码格式化插件

最新文章

1. 「插件」Runner更新Pro版，帮助设计师远离996
2. 错误 707 Could not load file or assembly ‘Newtonsoft.Json, Version=12.0.0.0, Culture=neutral, PublicKe
3. Jenkins 2018 报告速览，Kubernetes使用率跃升235%！
4. TVI-Android技术篇之注解Annotation
5. android studio启动项目
6. Android的ADIL
7. Android卡顿的检测及优化方法汇总（线下+线上）
8. 登录注册的业务逻辑流程梳理
9. NDK(1)创建自己的C/C++文件
10. 小菜的系统框架界面设计-你的评估是我的决策

本站公众号

欢迎关注本站公众号,获取更多信息

1. RTL代码降低功耗的技巧
2. RTL级低功耗设计
3. 低功耗设计方法（3）—————RTL级低功耗设计
4. （四）RTL级低功耗设计
5. FPGA之速度、面积、功耗结构设计
6. Verilog RTL 代码设计
7. 数字SOC设计之低功耗设计入门（五）——RTL级低功耗设计（续）
8. 数字SOC设计之低功耗设计入门（四）——RTL级低功耗设计
9. STM8L之低功耗
10. Verilog RTL 代码设计新手上路

>>更多相关文章<<