FPGA中的“门”

逻辑门 在ASIC的世界里,衡量器件容量的常用标准是等效门。这是因为不同的厂商在单元库里提供了不同的功能模块,而每个功能模块的实现都要求不同数量的晶体管。这样在两个器件之间比较容量和复杂度就很困难。 解决的办法是给 每个功能赋予一个等效门数值,就比如“A功能模块等价于5个等效门,B功能模块等价于3个等效门···”。下一步就是统计每个功能模块,把他们转换成相应的等效门值,把这些值相加,然后就可以自豪
相关文章
相关标签/搜索