求职经验贴-描述笔者当时找工做情形

眼看3月已通过去一半了，5月份陆续又要有毕业生开始找工做了，分享一下以前本身找工做经验，但愿可以帮到你们。

//============================================================================

TI求职

     2016/9/5 8:36，今天求职面试第一站，德州仪器。以前先通过网申，9/5日德州仪器来广东工业大学进行宣讲，听说宣讲完有的岗位须要现场笔试，笔者申请的是数字应用工程师的岗位，特地去网上搜了一下相关的帖子，心顿时凉了一半，发现TI的经过率实在很低，问的问题很是细。全当长经验，重在面试过程当中收获了什么，为本身加油。继续看书了，下午去宣讲会。

      2016/9/7 11:56 简历已经投递给TI，不知道什么时候可以反馈回来，TI招研发估计比较少，同窗有几个应聘的是销售岗，说今天下午两点去岗顶面试，考量本身的性格，以为不太适合作销售职位，不想去了。祝他们可以顺利。

===================

全志科技：

      2016/9/7 11:58 前几天网申，今天进行了在线笔试，申请的是数字IC设计工程师的岗位，笔试题分为几个部分，第一大部分就是专业知识，第二大部分是行测部分了，行测部分比较简单。总共有2个小时时间答题。专业知识部分有知识点有 CMOS静态功耗和动态功耗与哪些因素有关，二进制带有小数的状况转10进制，原码和补码之间的关系，verilog代码中计数器的计时而后使能一个信号，问通过多少个时钟后其输出值，移位寄存器的知识，答题有 对于集成电路工艺愈来愈复杂，深亚微米盛行，几乎是连线就是一切，让你谈一下见解。 写一个异步FIFO，位宽为32，深度64，输出信号有半满，半空，满和空信号。 对于SOC系统，多时钟盛行，对于多时钟的选择是关键，写一个没有毛刺产生的verilog选择时钟输出代码。 最后一个大题 不是很难，没时间写了，大概是数据的输入和输出都是同一个时钟，输入使能信号有效时有4数据输入，后面记不太清楚了。

     全志10月份左右来华工宣讲，到时候打算去听一下，宣讲完以后会有面试通知，但愿可以经过。

求职真的很累，如今才以为以前师兄说过一句话，找工做最好结伴而行，你们互相鼓励，互相照应，本身太孤单了。如今才深切感觉到。不过仍是加油吧！！！！有点想家了！！遇到不顺心的事的反应，想家。。呜呜！！！！！

CVTE面试全过程（终结篇）：

2016/9/8 今天下午去听了华为的宣讲会，早些时候已经网申过华为，但如今也没有通知，今天去到宣讲会现场，HR说网申截止日期是9.11，估计还有可能申请成功，等吧。

今天中午12：00左右，收到CVTE的面试短信，说道CVTE其实很伤心，早在2016/3/5日的时候就已经申请过了CVTE，进入到二面，由于本身表现很差，没有过。以后的两次提早批也申请过，都杳无音讯，直到CVTE的秋招，又申请了，通过笔试，今天收到面试邀请。9/10日去面试。但愿好运。

    下面是笔者两次去CVTE的面试通过，请先看3/5日的应聘，而后再看9.10日的应聘。但愿对你们有用。

    2016/9/10 CVTE面试通过过程：

    笔者以前已经参加过CVTE的笔试，大概知道CVTE的笔试流程，仍是老样子，去黄村地铁口(广州)去等CVTE大巴车过来接，而后1.30分上车，此次没有去CVTE第二产业园，此次去了第一产业园。本想在车上睡一下，还没睡着就要下车了。下车被领到电影院看电影，放的是《孙悟空三打白骨精》这部电影，一会HR问硬件的同窗举一下手，一看包括我就三我的，技术面有两天，9.9和9.10号两天，估计大部分人在9.9号已经面完了。仍是和之前同样，在大厅里面，一对一面试，不一会就被叫到去面试了。期间我看到了以前3月份我在实习面试的时候的面试官，那个算是二面的主管，一面不是那个面试官。坐下老样子我仍是先提问(这样作是为了缓解本身的紧张感)，阐述本身在实习招聘的时候就来过，当时到了二面，当时发现硬件岗位的面试官就4个座位，想问一下如今公司的主业务是有所转移吗，是在偏软件化吗。面试官说了一些话，大概意思硬件仍是主要业务。好，开始面试，面试的题目在最后面有贴出，应聘硬件的必备知识，这里再也不说面试题目。就这样过了一面，答出了80%~90%内容，刚坐下水还没出，又被HR叫过去二面，这个面试官就是以前3月份应聘时候的二面面试官，也仍是上来我说我以前实习的时候来面试过，也是到了二面，也是您面试的我，面试官说我说怎么有点印象呢。面试官先问我刚才一面怎么样，我说还能够，答出了80%~90%，刚才你面试哪些问题没答上来，我说了一个，面试官回去你在百度一下，我说好吧，接着又开始问问题，具体问题见下面的题目。就这样过了二面。不一会被叫到HR面，人生中第一面和副董级别的人物聊天。HR一边问问题，一边听你的回答作记录，具体问题见下面。就这样面试完了整个CVTE，回学校去了。晚上微信上查到的信息是经过了广州终面，不知道啥时候给offer，等吧。。。。。

    一面题目：（1）你作过距今为止你感受最好的一个项目，并画出原理图，由于个人项目上有FPGA和SDRAM，因此具体问我SDRAM在PCB设计时须要注意哪些事项，SDRAM数据线和地址线以及其余控制线尽可能等长走线，在高速SDRAM芯片下尽可能不要走线，时钟线和其余数据和地址线尽可能拉开必定的距离，控制好叠层，设置好阻抗。（2）直角走线会有什么影响，能不能画出走直线后的波形。（3）画出共射极放大电路，分析放大电路的旁路电容做用，分析怎么造成的负反馈；（4）SDRAM 在某一个点EMC超标，问有什么方法能够解决；（5）电源有哪些类型，画出BOOST和BUCK电路，并分析升压和降压怎么实现；（6）SDRAM走线等长的缘由是什么；（7）笔者的项目中有FPGA，问你设计的单板上供电是怎么选取的，每一路供电的电流和电压是多少；（8）复位电路，高电平复位和低电平复位，并分析为何这样就是高电平复位和低电平复位；（9）你设计的单板晶振是采用多少(笔者设计的单板是50MHz的有源晶振)，若是晶振是50MHz，可是这时候出现50MHz ±500Hz，怎么解决这种状况；（10）特征阻抗和PCB哪些参数有关；（11）电解电容和陶瓷电容，哪一个阻抗低；（12）功率放大电路你都用过哪些，推挽级射极跟随器避免交越失真有哪些方法；（13）501MHz的输入信号频率，如果用500MHz进行采样，获得的波形是什么样子，画出来；（14）测量电源纹波怎么测量；还有一些，忘记了。

    二面题目：（1）上来问刚才一面感受怎么样，哪些问题没有答上来，你想出解决方案没有；（2）用一个运放设计 Y = 6A – B（懵逼了）；（3）buck和boost电路画出来，并分析若是想提升效率该如何解决；（4）你用过哪些三极管，三极管如何选型，你用过的一款三极管的特征频率是多少；（5）boost电路中的二极管如果电流增大，其导通压降会怎么样；（6）有没有关注过EMC的问题，知不知道眼图；（7）最近在看什么书，我说SI，那你认为SI是解决什么的；（8）探头的好坏对采集到的波形有什么影响；（9）万用表20V和200V那个内阻大，分析为何；（10）直线走线对信号会产生什么影响，画出波形；就这些了。

    HR面试题目：套路，你们都能猜的到，你的3~5年人生规划；你但愿一天的工做时间和一周工做几天；假如公司拒绝你，你认为的缘由是什么；假如你加入公司以后又离职了你认为缘由是什么；你从校园到职场，你认为有哪些地方的改变；你最看重在公司工做时的哪一点；你家里都有那些人，你和这些人的关系怎么样；说说你人生中最难忘的几件事；你理想的工做地点，实际的工做地点；你理想的薪资待遇；有没有女友，作什么的；就这些吧，你们能够搜搜，基本上都差很少。

2016/3/5

CVTE在线笔试通过：

申请硬件工程师岗位，一共29道题，其中后面3道是电路设计题，有一道是问答题，对电路作改进。

设计题，1.三端稳压器的电路的原理分析和应用；

2.简易助听器的电路分析及改进；

3.设计镍氢电池充电器，电源供电为12V，对两节1.2V电池充电，要求有保护电路，采用恒流源方式。（不能采用IC，采用分立元件搭建）；

4.超声波栅栏设计；

CVTE的笔试难度偏难，对于后面镍氢电池充电器设计和超声波栅栏设计，如果没有接触过，很难做答。

2016/3/14

CVTE面试通知通过：

以前已经说过，CVTE的笔试是偏难的，并且后面几个大题全都是设计题，如果没涉足过这个领域，真的很差做答。作完笔试以后，胜率本身大概算了一下，不高，因此也没太把这个结果当回事，觉得过不了。因此笔试完后的几天，都在作以前的项目。今天下午3点左右，登陆了微信的查询系统，查询了一下本身的结果。以为小编在给我开玩笑，显示结果为：”很抱歉，你的测试结果不经过”。心想早就猜到告终果，无所谓了吧。继续搞本身的项目。陆续看到群里发一些消息，说查看一下本身微信的结果，好吧，再查一下吧。（本身内心仍是有点不舒服的，没经过测试）啊啊啊啊啊！！！！！啊啊啊啊啊！！！！什么？经过？小编，你这是在玩我吗。。。手连续点了好几下查询面试状态，都显示”您经过在线笔试，加油哦！”好吧，立马去找QQ群管理员问清楚，QQ管理员说报上你的 姓名+邮箱+微信截屏。好吧，我发给你。管理员给我来了一句，加油哦！！！（在当时状况下，我未收到面试通知，别人已经收到，心想，管理员说加油哦，估计是在鼓励我吧，委婉的说我不经过吧）。我继续问，是否是不经过呀，管理员回复：技术类的还没通知，请稍等，你经过了！！好吧。心情七上八下。。果真，一会收到了短信通知，通知明天去面试，好像去总部面试。好吧。。。未完待续！！！！！但愿明天安好，继续回顾之前的项目！！！！！好应对明天的面试。

2016/3/16

CVTE面试通过：

昨天，也就是3.15日，下午3:30分到了广州地铁黄村站（D）出口，出了地铁口看到了一些面试者，都是大学城这边的学生，感受本科生居多一点。上午本身总结了一下以前作过的项目，大概整理一下。还针对CVTE喜欢问的问题作了准备。出了地铁口内心还默念着自我介绍。一会大巴车来到，坐上大巴车到了CVTE的第二产业园，在萝岗科学城那边。和网上描述的差很少，电影和零食。下了车被领到电影院里去看电影（CVTE公司内部的电影院），还有零食和水本身随便拿。CVTE的HR姐姐确实很好，很热情。我面试的是硬件工程师实习生的岗位。因为面试的人稍多，到了晚饭时间咱们尚未面试，HR带咱们去公司里面去吃了自助餐。吃完饭进入了面试场地，如果参加过研讨会的朋友能够想象，就一个大厅，里面摆了好多桌子，面试的形式是一对一的形式，一个面试官面试一个面试者。到了晚上6点半我去面试，也就是一面。面试官旁边有个IPAD，个人估计是能够查询你的简历和上面有题库，能够给面试者出题（这是个人观察，由于看到他在问完我一个问题以后，手会波动一下Ipad，心想也是，这些面试官哪有这么多基础的问题能够问的）。上来我先问了面试官一个问题，就是发现面试软件的面试官不少，而面试硬件的就四个桌子，想问一下是否是公司的重心是否是已经在向软件偏移。面试官balabala的说了一通，说公司对待每一个业务都是平等的（好吧，平等）。面试官说我们开始吧。面试官问的问题模电居多，三极管和MOS管的区别；TTL和CMOS电平的区别；选择三极管须要了解哪些参数；示波器测量纹波怎么测量；万用表在电源不足的状况下，去测量一个电压值会不会减少；利用三极管搭电路，输入信号的带宽是0~100Mhz，用三极管进行三级放大如何设计；单片机最小系统包括哪些；复位形式有哪些；三极管放大电路有哪几种形式，各有什么优势；画出一个MCU与其余IC经过IIC总线的电路图，如果挂多个设备进行IIC通讯的电路图，以及上拉电阻的位置；电解电容，钽电容，陶瓷电容各应用在什么场合，有什么特性；PLL的构成；直接耦合和阻容耦合的优缺点；PCB layout的注意事项；差分线须要怎么设置；蛇形线是作什么的；1A的电流走多粗的线；信号线走多粗；还问题射频，蓝牙有没有作过，有没有以前参加过一些电子竞赛；我balabala说了一通（答上了百分之八十）。而后那个面试官问我有什么问题须要问的。（心想，总算轮到我问你了）我就把本身最近作板子时USB有一对差分对须要控制在90Ω±10%， 可是厂商那边按照个人要求会作成阻抗板，也知道作阻抗板的那价格很贵，我经过SI9000已经设置好了每层之间的厚度H，以及线宽，可是工厂那边不作阻抗板就会按照他那边的工艺进行设置，不会按照咱们本身设定的每层之间的厚度设置，那为了控制在90Ω±10%怎么办！！！！！（说实话，那个面试官回答个人问题我是不满意的，他说了个人内容，说本身提早设置好线宽和间距等等）；好，第二个问题，我在作USB视频采集卡时，发现经过USB线插上个人板卡并链接电脑，发现电脑显示 检测到未知设备（设备描述符错误），这种状况怎么解决。（说实话，那个面试官回答个人问题我是不满意的，估计他也没怎么作过）。我说没问题了。面试官说好，等通知；

我就回到我以前的位置，和一个华工的学生交谈，刚坐下不久，一位HR就喊我名字，我心想这是干啥？带我又去面试（我晕，原来效率这么高，一面经过，直接二面呀）好吧二面。二面面试官好像是个技术主管吧（看样子是），上来又是模电（我晕），问音频视频信号经过三极管怎么链接；DCDC和LDO差异；对于DCDC，是输出大电流效率高，仍是输出小电流效率高；万用表mA和A哪一个内阻大（查看资料，因为分流电阻不同，量程越大，内阻越小。）；示波器上的触发电平是通常什么状况下使用；共基极和共集电极的优缺点；共集电极特性；好像还问了一些问题，记不清了。我balabala说了一些，感受答得不是很好，估计二面应该没而后了。。。。。。

3.15日晚上九点，查看CVTE的微信，显示结果确实是不经过。

经过此次面试，使本身认识到了本身的不足，也收获了经验。期待之后更加美好，听说3/19日华为在华工招实习，打算去试一下。（但愿一切安好）

总结：申请的岗位可能不仅仅须要你懂你所作的这一方面的领域，相关的领域都要了解，最好熟悉；要善于交流，自信；要敢于认可本身的优缺点；

这里贴一下以前CVTE的面试题目，以下所示：

面试题目：

1. 蛇形线最主要的做用是保证走线的等长，保证时序。PCB layout注意事项：电源地平面尽可能挨着，模拟地和数字地要分开，晶振部分下面不能走信号，时钟线要走粗等；
2. 差分线须要设置等长和等距，1A走50mil，信号线通常走10mil。
3. 音视频信号先经过接共基极放大电路和共射极放大电路并在输入阻抗处设置阻抗为75Ω
4. 万用表mA和A那个内阻更大：mA更大，万用表的工做原理就是基于阻值的分压，分流等做用来实现的。

（1）NPN和PNP的区别:从结构上来讲，NPN中间是P区（空穴导电区），PNP中间是N区（自由电子导电区），从应用上来讲：在工做在放大区时，NPN是发射结正偏，集电结反偏，PNP工做时，发射极接电源，集电极接地，当输入为高时，截止，当输入为低时导通。

（2）三极管和MOS管的区别：三极管是流控流型元件，MOS是压控流型元件；功耗方面三极管功耗要高于MOS管功耗；驱动能力：MOS经常使用于大电流驱动和常做为电源开关；三极管的输出特性具备正的温度特性，温度身高，输出电流增大，可能会烧坏三极管，MOS管具备负温度特性，不容易击穿，烧坏。从阻抗方面，MOS管的输入阻抗极高，输出阻抗低；从频率特性方面：MOS管好于BJT。

（3）TTL和CMOS电平区别：1）首先二者电平的高低阈值不同；2）二者的噪声容限能力不同，CMOS要好；3）二者的静态功耗不同，CMOS静态功耗要小；4）二者的电路未用引脚处理不同；5）兼容性不同，CMOS电平通常能够兼容TTL电平，可是CMOS电平不必定可以兼容TTL。

（4）选择三极管须要哪些参数：集电极-射极击穿电压，集电极-基极击穿电压，集电极最大工做电流，集电极损耗，封装，导通电压，特征频率，温度特性，直流增益；

（5）电解电容、钽电容、陶瓷电容应用在什么场合：电解电容应用在低频，钽电容应用在中频，DCDC开关电源中比较常见，陶瓷电容应用高频。

（6）PLL由什么构成：鉴频器，环路滤波器，压控振荡器。

（7）示波器如何测量电源纹波：1）耦合方式选择交流耦合；2）前端的接地鳄鱼夹去掉，换成弹簧针，减少地环路，减少空中耦合的噪声；3）带宽设置成20MHz；4）阻抗设置成50Ω，这样可以下降示波器自己的底噪；5）示波器探头使用1:1探头；6）触发方式选择边沿触发。

（8）磁珠100R@100MHz表明的含义是，磁珠工做在100MHz时，其阻值为100R。

（9）共模电感的做用：抑制共模噪声；

（10）列举你用过的二极管电阻电感电容品牌：电阻：松下，TDK，AVX；电容：AVX，松下，村田；电感：松下，村田，国巨；二极管：仙童，飞利浦，TSC，摩托罗拉；

（11）解释封装参数0402,0603,0805：表明的是封装尺寸的长宽：40mil * 20mil； 60mil * 30mil；80mil * 50mil。

（12）如何根据工做电压来选择额定的电容参数：为了可以留足余量，通常选择2倍的工做电压参数。

（13）电容和电感两端电压和电流是怎么样的：电容：点流超前于电压；电感：电压超前于电流；因此电容和电感串联后电压相差180°；

（14）压敏电阻工做方式和TVS管的工做方式：当压敏电阻电压超过必定的幅度时，电阻的阻值下降，从而将浪涌电流泄放到地平面。当TVS管上的电压超过必定的值时，会瞬间导通，释放浪涌电流。

（15）二极管导通电压，发光二极管导通电压？：锗管0.2V左右，硅管0.5V左右，发光二极管导通电压在1.6V左右。

（16）阻抗匹配的方式有哪些：源端串接电阻，戴维南匹配，上拉电阻，下拉电阻，二极管保护，阻容匹配；

（17）列举你用过的NPN管，PNP管，NMOS管，PMOS管：NPN：2SC2001，S9013，S9014;PNP:2SB1184，2SB1142；NMOS:IRF7809；PMOS:SI2301。

（18）三极管直流增益的做用：直流增益反映了基极电流控制对集电极和射极电流的控制能力；

（19）OD和OC门电路为何要上拉：在MOS管和BJT管截止导通时，OD门和OC不能输出高电平，输出时高组态，为了肯定电平状态，必须上拉。

（20）万用表在电源不足的状况下，去测量一个电压值会不会减少：不会减少，由于电源不足的状况下，万用表内部基准电压源也下降，万用表测量的电压都是与基准源比较，二者成反比因此会增大。

（21）解释看门狗工做原理：看门狗有两个重要的信号，一个是时钟输入信号，一个是复位信号，当CPU接二连三的输出给看门狗时，此时不触发复位，如果系统故障，不能连续的给看门狗复位电路送出连续时钟，这时候会触发复位信号。

（22）阻容耦合和直接耦合有什么区别：阻容耦合是每一部分都有本身的静态工做点，不影响其余部分，但阻容耦合要考虑输入截止频率问题，直接耦合上一级的输出是下一级的输入，因此会有零点漂移问题。

（23）DCDC和LDO的区别：DCDC主要是经过开关斩波，电感磁能量的转换和电容的平稳滤波，实现，由于是开关工做，因此开关工做频率高，输出电流大，效率高。LDO是经过从输出端取出的电压与基准源比较获得的差值进行调整的，没有开关做用，平滑工做，输入输出的压差彻底降在BJT管或MOS管上，效率比较低。

（24）MOS管选型须要哪些参数：导通电阻Rds，漏极饱和电流，漏极饱和电压，温度特性，开启电压，跨导，封装；

（25）LDO选型须要注意什么：静态工做电流，压差降，输入电压范围，输出电压范围，结温和工做温度和热阻，线性调整率和负载调整率，输出电压的纹波。

（26）模拟输入端通常是采用何种方式：差分放大器类型，采用差分输入，加射极跟随器，加推挽级放大电路；

（27）请用三级BJT管设计100MHz带宽的电路：思路：渥尔曼电路+射极跟随器，渥尔曼即共射+共基， 提升总体带宽，共集是调整输出电阻；

（28）请描述共射极，共基极，共集电极放大电路特色：共射极输入输出阻抗比较高，具备电压放大功能，但高频特性很差；共基极放大电路高频特性好，输入阻抗较低，输出阻抗高，具备电流跟随做用；共集电极放大电路：具备电压跟随做用，输出阻抗低，输入阻抗较高，能提升较强的带负载能力。

（29）去耦，旁路，滤波各个含义：去耦和滤波的含义差很少，都是将信号中的必定的杂波滤波掉，防止进入到下一级对系统产生影响，旁路是将信号中的高频的成分滤除调。

（30）RS232的0和1范围是多少：0是+5~15V，1是-5~-15V，是负逻辑电平。

（31）无源滤波器和有源滤波器的区别：无源滤波器主要由R,L,C分立元件构成，无源滤波器被动的吸取谐波，分为调谐滤波器和高通滤波器；有源滤波器由有源器件运放和分离元件R，C构成，是主动生成反向谐波。

（32）竞争与冒险：因为信号通过传输线和逻辑门时都会有必定的延迟，使得信号到达终端的时间可能不一致，出现错误的逻辑输出，到达时间不一致称为竞争，出现的毛刺称为冒险；

（33）串口异步数据通讯字符帧格式：起始位，，数据位，奇偶校验位，中止位。

（34）电磁干扰三要素：干扰源，传输路径，干扰设备；

（35）信号离过孔近远有何影响：对于低速信号离过孔近的话，影响不是特别大，可是对于高速信号来讲，因为过孔有寄生电感和电容参数，一方面会影响信号的上升沿时间，另外一方面寄生电感会削弱旁路电容的做用，影响整个电源系统，在设计时，能够经过减少孔径和增长阻焊层来减少这种影响；

（36）解释一下串扰和振铃：串扰的本质是耦合，当两个信号线比较近时，二者的耦合做用加强，之间的互感和互容也加强，因此会产生串扰；

（37）

（38）

（39）

（40）

（41）

（42）

（43）基尔霍夫电流定理和基尔霍夫电压定理：电流定理是在集总电路中，流过一个节点的电流等于流出此节点的代数和，电压定理是在集总电路中，环路电压代数和为0.

 

更多精彩内容，也能够访问笔者我的专博：http://www.raymontec.com