算术逻辑单元之全加器之双重分组跳跃进位链

今天学到了全加器的进位机制。分为串行和并行两种 。串行进位链的高位进位依靠低位进位，进位逐级产生，每个进位产生需两个与非门，假设与非门的门级延迟为Ty，则n位全加器产生全部进位的延迟为：2n*Ty。并行进位链可以同时产生多个进位。若所有进位全部产生，则延迟为2Ty，问题为：电路异常复杂，折中方法有两个：单重分组跳跃进位和双重分组跳跃进位。 单重分组跳跃进位： 将n位全加器分为k组，每组内的进位并行

>>阅读原文<<