解决vivado synthesis后原理图模块被综合掉的问题

解决方法: 一、在顶层例化模块时,即便某些输入端没做用,也要例化,并赋值; 二、查看模块与模块间的引脚是否所有正肯定义,wire类型也要定义。web
相关文章
相关标签/搜索