Verilog笔记

github传送门(练习写的代码,约束文件,仿真文件)html 文章目录 Vivado 基本流程 关于封装IP核和使用Block Design Verilog module / 模块 always块 组合逻辑 时序 Generate块(书上p83) task / function 其余 仿真 ip核的建立和使用方法: 烧录 BASYS3 按键 防抖方法 数码管 函数 实现固定频率的方法: 数码管数
相关文章
相关标签/搜索