【FPGA】4，按键的消抖，verilog中关于并行处理的心得，FPGA最小系统，Verilog中同步复位和异步复位比较

1，http://blog.sina.com.cn/s/blog_72c14a3d010150m4.html erilog入门经验（一） always块使用https://blog.csdn.net/phenixyf/article/details/46364193 如果我们把按键的输出做为一个时钟域（时钟频率未知，但信号的slow rate是已知的，既最大20ms左右）的信号，用另外一个时钟来采

>>阅读原文<<