基于MIPS的简单CPU设计（一）

  选目标指令集 两大块，数据通路，规划图，确定需要使用的器件 控制器，数据通路中的控制信号，输入指令，输出控制信号 上板测试，波形仿真 quatus II 13.1波形仿真测试 新建工程 第一行工程目录 第二行工程名称 第三行顶层设计实体名 代码编译 New verilog HDL File 注意模块名要和顶层文件名保持一致 ctrl s 保存，将Hierarchy切换为Files 右键test

>>阅读原文<<