ISE中显示IP核的图形化界面

在学习别人的Verilog代码时，常常会遇到人家设置好的IP核，但是自己要用.v文件看，非常麻烦。百度了很多也没有满意的结果，最后终于找到了方法，现贴出来，希望可以解决很多跟我有同样困惑的同学 比如例化一个PLL时钟的IP核。 采用图形化界面，则为： 首先，选择PLL的IP核 然后，进行参数选择 选择完毕后，生成.xco文件，用于图形化显示 这时如果双击小灯泡，会出现与上图相同的结果。 然后将其用

>>阅读原文<<