用VsCode代替Vivado的文本编辑器—安利一波

VSCode编辑Verilog特性： 语法高亮（关键词，数字等） 支持Verilog和System Verilog 支持自动补全（包括关键词和定义的变量等） 语法纠错（Vivado逻辑仿真—xvlog） 目录搜索（搜索整个工做目录下的变量） 支持自动生成测试文件 由于之前用Vscode写过一段时间的micro python，感受用起来挺顺手的。恰好最近在写Verilog，结果发现vivado自带的

>>阅读原文<<