Verilog十大基本功---testbench的设计 文件读取和写入操做

localparam signed [upper:lower] <name> = <value>; reg signed [15:0] <name> = 16'sh0000; $signed(<argument>); 转自：https://blog.csdn.net/times_poem/article/details/52036592 需求说明：Verilog设计基础 内容       ：tes

>>阅读原文<<