verilog学习（一）概述

PS：本系列参考夏宇闻老师的Verilog数字系统设计jiao教程，意在对verilog形成基础的体系，留作将来查询参考，请大家多指教。    硬件描述语言（HDL，hardware description language）是一种形式化方法来描述数字电路和系统的语言。数字电路系统的设计者利用这种语言可以从上层到下层（从抽象到具体）逐层描述自己的设计思想用一系列分层次的模块来表示极其复杂的数字系统

>>阅读原文<<