ddr控制器随笔

下图是依据使用过的cadence ddr controller IP画出的SOC中常用的ddr controller的结构图。 ddr控制器的数据和指令输入来自AXI Bus，AHB Bus等，它们连接的是访存指令的发起方，如CPU, GPU, DMA控制器等。ddr控制器输出的数据和指令通过DFI连接的ddr phy访问外设ddr sdram。 下面对Arbiter和Command Queue

>>阅读原文<<