verilog求助
想求助一下各位大神，我想把key_value[3:0]作为led_value[7:0]的高四位和第四位，并将其连在一起做出顶层原理图。图上方式在仿真中跑出来高四位还是高阻态没有输入值。 所用软件:quartus10.1
相关文章
- 1. ise verilog问题求助
- 2. 悠【求助贴（）】spi-dma连接，verilog
- 3. 求助！！求助！！
- 4. 求助
- 5. sql求助
- 6. 求助帖
- 7. GIS求助
- 8. 求助大神！
- 9. 小白求助
- 10. 寻求帮助
- 更多相关文章...
- • HTTP 请求方法 - HTTP 教程
- • Eclipse 内容辅助 - Eclipse 教程
- • NewSQL-TiDB相关
- • 三篇文章了解 TiDB 技术内幕 —— 说计算
相关标签/搜索
每日一句
-
每一个你不满意的现在，都有一个你没有努力的曾经。
欢迎关注本站公众号,获取更多信息
相关文章
- 1. ise verilog问题求助
- 2. 悠【求助贴（）】spi-dma连接，verilog
- 3. 求助！！求助！！
- 4. 求助
- 5. sql求助
- 6. 求助帖
- 7. GIS求助
- 8. 求助大神！
- 9. 小白求助
- 10. 寻求帮助