2 Verilog语法的基本概念—概述

Verilog HDL 描述的电路设计就是该电路的Verilog HDL 模型，也称为模块。Verilog HDL既是一种行为描述的语言（描述电路功能行为的模块）也是一种结构描述语言（描述元器件或较大部件互联的模块）。如果按照一定的规则和风格编写，功能行为模块可以通过工具自动转换为门级互联的结构模块（行为模块能转换为门级模块）。Verilog 模型根据实际电路的不同级别抽象分为5种： 2.1Ver

>>阅读原文<<