FPGA——数码管动态扫描（verilog）

数码管动态扫描原理——FPGA代码 一、动态扫描是利用人眼视觉滞留的特色，点亮某一位后，在人眼反应以前，进行下一位的显示，故而出现重影现象。而人的视觉暂留时间大约在1/24秒左右，因此应该保持24帧以上才会保持连续而不会出现闪烁，通俗来说，应该在一秒内至少扫描24次。也就是每次扫描时间至少小于40ms 。 二、注意数码管的响应时间，通常为纳秒级，故扫描时间也不能过短。 三、本例使用四段数码管，七段

>>阅读原文<<