32-1MUX

如下图，有32bit输入分布在一个芯片的四周，请设计一个合理结构的32-1MUX，给出结构框图以及其相应的verilog实现 分析如下 距离近的4组分别组合，然后距离近的一个角的两大组分别组合，最后4个统一 代码如下 module MUX32_1(sel32, i32, o32) begin input [4:0] sel32; input [31:0] i32; output o32; wi

>>阅读原文<<