基于FPGA的updata大综合设计

转至：https://blog.csdn.net/Headogerz/article/details/82346431 1.原理图，这次的协议是7*55/d5/aa（擦出flash）55（在flash中写入数据）。因此frame的控制模块至关重要。 2.仿真结果  这是仿真的frame控制模过滤协议之后产生的擦除地址与标志位，图中可以看出能够产生。     这是flash的擦除模块，这是flash

>>阅读原文<<