基于FPGA的LED流水灯设计

1.首先分别建立建立两个模块div_clk和led_control。 div_clk模块： module div_clk(clk,rst_n,clk_out); input clk,rst_n; output reg clk_out; parameter DELAY =24'd999_999; reg [23:0] cnt; always @(posedge clk or negedge rst_

>>阅读原文<<