【verilog】排序算法硬件实现(奇偶排序)

奇偶排序算法和求最大最小值 基本知识网上有不少讲解,便再也不赘述 因为verilog不支持输入端口为二维数组,本例直接把数据以随机数的形式放进寄存器RAM中,方便再里面做比较。且尽可能使用组合逻辑。web 代码:https://download.csdn.net/download/weixin_42183170/12082900算法 仿真波形(看波形时从sort_inst中添加RAM1,RAM2进
相关文章
相关标签/搜索