RTL基本知识：阻塞赋值与非阻塞赋值

时间 2021-01-17

原文原文链接

0 丑话说在前边 RHS：运算符（= or <=）右侧的表达式 LHS：运算符（= or <=）左侧的表达式竞争（Race Condition）：在同一仿真时间槽（time-slot）多条语句同时执行顺序不同时可能产生不同的执行结果的情况。建议规则一：模拟组合逻辑时使用阻塞赋值。建议规则二：在过程性语句中，模拟时序逻辑时使用非阻塞赋值。建议规则三：模拟latch时使用非阻塞赋值。建议规则

>>阅读原文<<

1. 非阻塞赋值与阻塞赋值
2. 阻塞与非阻塞赋值
3. Verilog中阻塞赋值与非阻塞赋值
4. 例解阻塞赋值与非阻塞赋值
5. FPGA之阻塞赋值与非阻塞赋值
6. 【技巧分享】阻塞赋值与非阻塞赋值
7. FPGA中阻塞赋值与非阻塞赋值原理实验
8. 阻塞赋值与非阻塞赋值（转载）
9. verilog 阻塞赋值与非阻塞赋值
10. 阻塞赋值与非阻塞赋值选择
更多相关文章...
• 与传输层有关的基本知识 - TCP/IP教程
• SQL NULL 值 - SQL 教程
• Kotlin学习（二）基本类型
• Kotlin学习（一）基本语法