例解阻塞赋值与非阻塞赋值

据说阻塞赋值和非阻塞赋值是Verilog 语言中最难理解的知识点之一，我也觉得，从网上翻阅了资料，也看过一些视频。 以下从两个典型的例子以及多个角度去分析得到与验证阻塞赋值与非阻塞赋值的区别，以及各自的特点。    非阻塞赋值与阻塞赋值特性 1、非阻塞赋值的特性： 赋值语句的流程： a)计算右边的表达式得到结果 b)将结果赋值到左边的变量 这个过程中允许来自任何其他Verilog语句的干扰，也就是

>>阅读原文<<