学习日志之杂记

debug经验笔记 今天通过对petium 4的vhd文件工程进行debug主要发现了如下几个问题 在carry generator生成进位的逻辑上有问题。在电路中A(n),B(n)为输入引脚,经过生成了第一层的P和G,其公式如下: 然后再经过另一个结构生成以后的P和G公式为下 在写carry_generator的时候注意第一个进位的输出应该是上一个carry_generator的输入即cin,后
相关文章
相关标签/搜索