基于System Generator的数字滤波器设计所用资源优化

时间 2021-07-13

标签 FPGA System Generator VX公众号：电子狂人——ID:【DZKR666】 fpga 繁體版

原文原文链接

首先将上次设计的滤波器文件copy一份进行备份，后面还会有用到的时候，或者之后再改回去都可以。基于System Generator的数字滤波器（Simulink验证+Block设计+FPGA的仿真验证）打开System Generator这个模块的Clocking，然后看到之前设置的是20MHz的时钟频率，其实在FPGA器件中，时钟频率是很容易就超过20MHz的，使用更高的时钟频率运行FPGA

>>阅读原文<<