FPGA(8) 实验综合3 基于ip核的存储器操作

FPGA（8）实验综合3 RAM读写 FIFO RAM读写 随机存取存储器，可以随时把对任一指定地址的存储单元进行写入或读取数据的操作，读写数据由时钟频率决定。 FPGA中Cyclone IV具有嵌入式结构，可以满足Altera Cyclone IV器件设计对片上存储器的需求。嵌入式内存结构由M9K存储器模块组成，通过对这些模块的配置可以实现RAM，移位存储器，ROM，FIFO缓冲区等存储器功能。

>>阅读原文<<