MIPS架构的cpu设计仿真（武汉大学）——2

verilog掌握：语法和C语言类似，看看，不用几个小时就可以了。 modelsim的简单使用： 1，新建工程文件New>>project 2，确定工程名以及library名 3，然后创建文件或是导入已存在的文件（为了后面的仿真演示，所以我这里就直接导入了写好的一个在取址模块 4，导入文件 5,然后编译文件（选择全部编译） 6，进入library工作页，点击编译好的模块进行仿真 7，选择要查看的信

>>阅读原文<<