Verilog学习笔记之蜂鸣器（按键消抖）

always @(posedge sys_clk or negedge sys_rst_n) begin if (!sys_rst_n) begin //系统复位时，给两个寄存器赋值 key_reg <= 1'b1; delay_cnt <= 32'd0; end else begin key_reg <= key;//

>>阅读原文<<