MOOC硬件加速学习

    解释：第一种的数据延迟为一个加法器和选择器，控制的延迟为选择器；            第二种数据延迟为一个加法器和选择器，控制延迟为一个加法器和选择器           若果Aflag延迟比较晚，第二个性能比第一种差；      解释：通常非特殊用途应避免latch的产生，通常在门控时钟或异步电路会用到。     解释：现实和综合器的悖论，综合器显示出现了一个latch； 解释：cas

>>阅读原文<<