ASIC设计：FIFO 深度设置基本规则

       一般情况下，设置一个fifo (同步或异步)的深度，主要是为了保证在fifo前级一直有东西要传输时，fifo的出口处不至于出现断流。         对于同步fifo，假设当前Fifo为full状态，从pop的时刻开始算起(此时刻fifo就可以认为not full，但not full的信号不一定什么时刻拉高)，到push一个新的数据且出口端可以看到为止，计算这个延时；fifo的深度必

>>阅读原文<<