[攻克存储] 掌握SDRAM/DDR的结构与寻址

本系列前面两篇文章《[攻克存储] SRAM地址线的链接》和 《[攻克存储] 存储芯片的写屏蔽及扩展》已经介绍了SRAM芯片的地址线链接方法以及存储芯片的写屏蔽扩展，这两篇文章基本上是从SRAM的角度在进行讲解和描述，其中许多原理在SDRAM/DDR芯片中也一样适用，不过，SDRAM/DDR 存储芯片的结构和寻址方式相对于ROM、SRAM、DRAM而言，仍是有很大的变化和不一样的，本文就着重介绍SDRAM/DDR的相关知识点和应用注意事项。

    在存储结构上，SDRAM/DDR采起了多Bank方式，每个逻辑Bank即为一个存储阵列，通常一个SDRAM芯片有2~8个Bank。咱们能够把Bank想象为一个表格，以下：    

     图中的Bank是一个14行17列的逻辑存储结构，假设该SDRAM芯片有4个Bank，则其存储空间为：4 x 2^14 x 2^17  bit = 2^33 bit =  1GB

 

     在寻址方式上，首先，多了几个Bank选择引脚，例如对于4个Bank的SDRAM，则有2个引脚（BA0~BA1）进行Bank选择。当具体Bank选定后，再给出行列地址从而定位到具体的存储位置。而行列地址值由相应的地址线引脚分时复用获得。

 

     下面研究一个具体的SDRAM电路图，以下图所示，该图为ARM芯片s3c2440与SDRAM芯片HY57V561620的链接示意图。

 

   

    该SDRAM芯片为 HY57V561620 ，有4个Bank，16位宽数据线，32M的存储空间。该芯片的引脚功能描述以下：

 

 

    重点关注地址线 A0~A12的说明，咱们能够到，该芯片每个Bank有13行（RA0~RA12），9列（CA0~CA8），行寻址时使用A0~A12，列寻址分时复用，只使用了CA0~CA8。而且，相比于SRAM芯片，多了nRAS、nCAS引脚，用于标识当前是行寻址仍是列寻址，从而实现地址线的分时复用。

 

    咱们能够经过下面的时序图，来更加直观地了解一下SDRAM是如何寻址的：

 

[第一步] 选择Bank，同时给出行地址 

 

    

[第二步] 给出列地址，获得数据

 

   

 

   到此，基本上算是把 SDRAM/DDR 的结构和寻址讲完了，固然，关于SDRAM/DDR还有不少其余的相关知识点，好比 CAS 延时，好比 时钟频率，好比 DRAM/SDRAM/DDR2 的详细区别等等，将在后面的文章中陆续讲述。

 

   最后，再补充点内容，关于上面ARM芯片s3c2440与SDRAM芯片HY57V561620的链接图，有一个细节，即为何SDRAM芯片的BA0~BA1链接的是ARM芯片的LADDR24~LADDR25引脚？

 

   由于，HY57V561620为32MB的SDRAM芯片，咱们知道，32MB的存储空间是须要 25 根地址线寻址的，因为BA0~BA1引脚决定了访问第几个Bank，即决定了存储空间的最高两位，所以，须要使用ARM的25根地址线中的最高两位来链接 BA0~BA1，这样就能够知足寻址的映射要求了。

 

   SDRAM/DDR的结构与寻址就介绍到这里，欢迎对文中错误以及不够清楚的地方提出意见和建议，

 

免费学习更多精品课程，登陆乐搏学院官网http://www.learnbo.com/

或关注咱们的官方微博微信，还有更多惊喜哦~

 

 

本文出自 “Jhuster的专栏” 博客，请务必保留此出处http://ticktick.blog.51cto.com/823160/686447