XILINX加法器自动截位IP核学习记录

//平台:win10 //软件版版本:vivado2016.4 //语言:verilog 首先点击Flow Navigator栏的IP Catalog,找到加法器IP核点击进行相关设置:  输入为有符号16位数。 输出为17位(两个16位加法可能会溢出1位)。 Latency Configuration 设置为自动(如果手动设置的延时过小的话可能会影响性能)。 这里如果把输出设置成 16位 ,那么
相关文章
相关标签/搜索