从Nand到计算机之第三章：时序逻辑

这一章引入了全新的时序概念，最基本的构建是Data Flip Flop，out(t)=in(t-1)，以此为基础构建其他元件 Registers 16bit，需要16个DFF 当load=0时 为了一直输出上个周期的值 就必须一直赋予DFF上个周期的输出作为输入 Memory之RAMn 以RAM8为例，由8个Register组成，有3个选择位 DMux8Way(in=load,sel=addres

>>阅读原文<<