n位全加器的传输延迟时间

上图为2位全加器的门电路图，所表达的时 A i + 1 A i + B i + 1 B i → S i + 1 S i A_{i+1}A_i +B_{i+1}B_i \rightarrow S_{i+1} S_i Ai+1​Ai​+Bi+1​Bi​→Si+1​Si​ Ci为低位进位，Ci+1为i位向i+1位的进位，Ci+2为i+1位向i+2位的进位 n位全加器传输延迟时间的推导如下： 1位：S为

>>阅读原文<<