Verilog 加法器和减法器(4)

      相似于行波进位加法器，用串联的方法也可以实现多位二进制数的减法操做。  好比下图是4位二进制减法逻辑电路图。    dom       8位二进制减法的verilog代码以下：post module subn(x, y, d,cin); parameter n=8; input [n-1:0] x; input [n-1:0] y; output reg[n-1:0]

>>阅读原文<<