数字集成电路设计——组合逻辑门（下）

文章目录 5.逻辑门的功耗 6.有比逻辑 —— 2N -> N 1. 伪NMOS门 2. DCVSL（差分串联电压开关逻辑）——完全消除**静态消耗**和**提供电源到GND的电压摆幅** 3. 传输门逻辑 4. 差分传输管逻辑CPL——类似DCVSL 5.传输门逻辑——解决传输管只能充电到Vdd-Vtn的方法 7.动态CMOS —— 伪NMOS + 时钟 动态设计中信号完整性问题 1.电荷泄露（

>>阅读原文<<