【Modelsim仿真】near ";": syntax error, unexpected ';', expecting ') 调试出错

  问题分析: 我们定位到的那行代码,如上图,似乎看起来没有语法错误,符号也是英文无误,但一般这种错误,的确是因为括号打成中文下的括号了,复制粘贴的有可能出现符号格式错误,因此,Verilog编写代码时最好亲手敲进去。   解决方法: 重新敲入定位到的那行语法有错的代码,即将“BankQueue Test(.N(N),.V(V),.key1(Key1),.key2(Key2),.key3(Key3
相关文章
相关标签/搜索