运放 - 输出阻抗（Open loop output resistance）Ro

        我们知道运放的特点都是高输入阻抗，低输出阻抗；而假设的理想运放更是将输入阻抗近似到无穷大，输出阻抗趋近于零；高输入阻抗是为是减小对前级的影响，而低输出阻抗带负载能力强，所以在小信号放大电路中我们总是在前级设计一个跟随电路，提高电路的性能。         然而运放并不是理想运放，所以每个datasheet会列出它在极限条件下参数值供我们参考，在datasheet中有一个参数：开环输

>>阅读原文<<