FPGA的学习：数码管静态显示的实现（三）

实现代码以后，进行仿真。web `timescale 1ns/1ns module tb_seg_595_static(); //wire define wire stcp ; //输出数据存储寄时钟 wire shcp ; //移位寄存器的时钟输入 wire ds ; //串行数据输入 wire oe ; //输

>>阅读原文<<